LCMXO2-1200HC-4TG144I IC FPGA 107 E/S 144TQFP

Descrição

A família MachXO2 de PLDs não voláteis, instantâneos e de ultra baixa potência tem seis dispositivos com densidades que variam de 256 a 6864 Tabelas de consulta (LUTs).Além da lógica programável de baixo custo baseada em LUT, esses dispositivos apresentam Embedded Block RAM (EBR), RAM distribuída, memória Flash do usuário (UFM), loops de bloqueio de fase (PLLs), suporte de E/S síncrona de fonte pré-projetada, suporte de configuração avançada incluindo capacidade de inicialização dupla e versões reforçadas de funções comumente usadas, como controlador SPI, controlador I2 C e temporizador/contador.Esses recursos permitem que esses dispositivos sejam usados ​​em aplicativos de sistemas e consumidores de baixo custo e alto volume.Os dispositivos MachXO2 são projetados em um processo de baixa potência não volátil de 65 nm.A arquitetura do dispositivo possui vários recursos, como E/S programáveis ​​com diferencial de baixa oscilação e a capacidade de desligar bancos de E/S, PLLs e osciladores on-chip dinamicamente.Esses recursos ajudam a gerenciar o consumo de energia estática e dinâmica, resultando em baixa energia estática para todos os membros da família.Os dispositivos MachXO2 estão disponíveis em duas versões - dispositivos de ultra baixa potência (ZE) e alto desempenho (HC e HE).Os dispositivos de ultra baixa potência são oferecidos em três graus de velocidade –1, –2 e –3, sendo –3 o mais rápido.Da mesma forma, os dispositivos de alto desempenho são oferecidos em três graus de velocidade: –4, –5 e –6, sendo –6 o mais rápido.Os dispositivos HC têm um regulador de tensão linear interno que suporta tensões de alimentação VCC externas de 3,3 V ou 2,5 V. Os dispositivos ZE e HE aceitam apenas 1,2 V como tensão de alimentação VCC externa.Com exceção da tensão da fonte de alimentação, todos os três tipos de dispositivos (ZE, HC e HE) são funcionalmente compatíveis e pinados entre si.Os PLDs MachXO2 estão disponíveis em uma ampla gama de pacotes avançados sem halogênio, desde o WLCSP de 2,5 mm x 2,5 mm com economia de espaço até o fpBGA de 23 mm x 23 mm.Os dispositivos MachXO2 suportam migração de densidade dentro do mesmo pacote.A Tabela 1-1 mostra as densidades de LUT, pacote e opções de E/S, juntamente com outros parâmetros importantes.A lógica síncrona de fonte pré-projetada implementada na família de dispositivos MachXO2 suporta uma ampla gama de padrões de interface, incluindo LPDDR, DDR, DDR2 e engrenagem 7:1 para I/Os de exibição.